Na tejto stránke nájdete verzie Jupiter Ace pre FPGA PC.

VHDL kód je rozšírením práce pána Daniela Wallnera. Ktorý nájdete na stránke projektu ZXGATE. Ktorý v prípade ZX81 stavia na práci pána Daniela Wallnera.

Konfiguracia JupiterAce:

• 8k JupiterAce ROM
• 1+1k FPGA Video RAM
• 1k FPGA RAM
• Back porch generátor. (Stabilnejšie video na novších televízoroch)
• Zvukový výstup na headery
• Digitálny kazetový vstup na jack 3.5mm

Táto verzia nepoužíva externú SRAM. Takže si ju môžete vyskúšať aj na breadboarde.

• ACE.pof – JTAG verzia (po odpojení napájania sa stratí)
• ACE.sof – Verzia pre AS programovanie
• ACE.jit – Naprogramovanie konfiguračnej pamäte cez JTAG.

Konfiguracia JupiterAce_e:

• 8k JupiterAce ROM
• 1+1k FPGA Video RAM
• 17k External RAM
• Back porch generátor. (Stabilnejšie video na novších televízoroch)
• Zvukový výstup na headery
• Digitálny kazetový vstup na jack 3.5mm

Táto verzia používa externú SRAM.

• ACEe.pof – JTAG verzia (po odpojení napájania sa stratí)
• ACEe.sof – Verzia pre AS programovanie
• ACEe.jit – Naprogramovanie konfiguračnej pamäte cez JTAG.