C_Brain nove VHDL core pre CPLD. (2)

C_Brain logiku som trochu prerobil. Oproti predchádzajúcej verzii sa zmenil spôsob generovanie IRQ, Namiesto výberu jedného zdroja sa vyberá maska. A v CPLD bude jednoduchý sériový port z pevne nastavenými parametrami. Ten ešte nieje implementovaný, dúfam že sa vojde.

Podpora je realizovaná pomocou dvoch registrov v rozsahu 0xC000 – 0xC003. Tie sú zrkadlené v celom rozsahu 0xC000 až 0xCFFF.

  • 0xC000 – R/W Sériový port dáta.
  • 0xC001 – RO Nastavenie a stav Sériového portu.
    • D0 – Dáta odosielané. 1= Dáta sa posielajú, po poslaní sa vynuluje
    • D1 – Dáta prijate. 1 = Dáta prijaté, po prečítaní sa vynuluje.
  • 0xC002 – RO IRQ vektor register. Obsahuje príznaky odkiaľ prišlo prerušenie
    • D2 – IRQ0 – VIA chip
    • D1 – INTX – Externé rozšírenie
    • D0 – sIRQ – Prerušenie od Sériový portu.
  • 0xC003 – RW Systémový register.
    • D7 – LockH – Uzamknutie zápisu do hornej časti EEPROM
      • 1 – Zamknuté – RESET stav
      • 0 – Odomknuté
    • D6 – LockL – Uzamknutie zápisu do spodnej časti EEPROM
      • 1 – Zamknuté – RESET stav
      • 0 – Odomknuté
    • D3 a D4 – nmiSEL – Výber NMI zdroja
      • 00 – Žiadne NMI – RESET stav
      • 01 – sIRQ – Prerušenie od Sériový portu.
      • 10 – INTX – Externé rozšírenie
      • 11 – IRQ0 – VIA chip
    • D0 – D2 IRQ mask = RESET stav žiadne povolene IRQ
      • D2 – IRQ0 – VIA chip
      • D1 – INTX – Externé rozšírenie
      • D0 – sIRQ – Prerušenie od Sériový portu.