Minimalisticke SPI u_SPI

Keďže som ešte stále naladený na VHDL a moc sa mi nechce prepínať do 6502 assembleru. Ktorý sa musím viacmenej naučiť odznova, Lebo bez neho nenaprogramujem FLASH z ZZ_RAM. Som rozmýšľal nad možnosťami využiť CPLD ako alternatívu k ťažšie zohnatelnými IO. Prípadne vyrobiť si nejaký IO ktorý sa zíde a nedá sa kúpiť. Ako prvé padol nápad na SPI, Ktoré je použiteľné z C64 ale aj z mojím ďalším projektom C_BRAIN. Čo by mal byť univerzálny koprocesor pre C64 komunikujúci cez IEC.

Pokračovať v čítaní

Obojsmerna komunikacia medzi 5V a 3.3V logikou

Pri riešení problému z Reset a Halt signálov medzi Akcelerátorom a amigou som našiel pekne riešenie. V prípade plánovaného FPGA akcelerátora je možným riešením oddelením signálov a výstupný a vstupný. Ale pokiaľ to nieje možné. Napríklad pri použití MC68SEC000 na 3.3V z dôvodu nižšieho zahrievania. Je tu možnosť použiť level shifter. Na obrázku sú dve možné realizácie. Pripojením báz/gates tranzistorov na logiku je možné aj riešiť rozpojenie.