Obojsmerna komunikacia medzi 5V a 3.3V logikou

Pri riešení problému z Reset a Halt signálov medzi Akcelerátorom a amigou som našiel pekne riešenie. V prípade plánovaného FPGA akcelerátora je možným riešením oddelením signálov a výstupný a vstupný. Ale pokiaľ to nieje možné. Napríklad pri použití MC68SEC000 na 3.3V z dôvodu nižšieho zahrievania. Je tu možnosť použiť level shifter. Na obrázku sú dve možné realizácie. Pripojením báz/gates tranzistorov na logiku je možné aj riešiť rozpojenie.

ICOO T55 a úprava na funkčné OTG

Potom čo som otvoril môj Mini Pad JXD S18. Je čas aj na starší kúsok Icoo T55. Jedná sa o android z MIPS2 CPU, čo je vcelku vzácnosť. Má ešte dva „klony“ Gemei HD8900 a HD8900 PRO. Gemei verzie majú na dve rozšírenia, funkčné OTG USB a kompozitný video výstup. Ako rozchodiť OTG som už prišiel. a na konci článku ho aj ponúkam.

Pokračovať v čítaní